漏电功耗相关论文
随着工艺的发展,功耗成为大规模集成电路设计领域中一个关键性问题.降低电源电压是减少电路动态功耗的一种十分有效的方法,但为了......
动态频率和电压调整,时钟门控以及“低功耗模式”是目前用以降低芯片和微控制器功耗的一些方法,更加新的方法正在完成之中。把数目......
随着CMOS电路制造工艺特征尺寸的日益减小，集成电路在集成度和性能方面不断获得提高，芯片设计也逐渐朝着SoC方向发展。但与此同时，系......
随着集成电路进入SoC时代,功耗问题对芯片设计提出了严峻的挑战.功耗限制了移动计算设备的电池使用时间,消耗了巨大的电能,增加了......
相变存储器(Phase Change Memory,PCM)由于其高密度、低漏电功耗、抗辐射、非易失性、可扩展性等优势受到学术界和工业界的广......
本文采用90纳米工艺设计实现了应用于无线传感网络中的低功耗处理器.为了减小功耗,文章采用了以下两种方法：门控时钟技术来降低动态......
本文利用混合蛙跳算法模型对老化测试矢量的优化选择以及SoC的测试方案优化问题进行了研究。 老化测试是芯片测试中的重要环节......
SoC芯片的功耗由动态功耗、短路功耗和漏电功耗组成。随着工艺技术的进步，漏电功耗显著增加，到65nm工艺时，漏电功耗占芯片总功耗的50％......
随着芯片工艺技术的发展,漏电逐渐成为功耗的主要部分,特别是当一个电路频繁进入空闲状态的时候。输入向量控制（IVC）技术可以有效地......
针对高性能通用处理器的结构特性及设计特点，指出了由于在高性能通用处理器中存在发射宽度较大、数据通路规整的基本特点，其大多数电......
为减少片上系统（SoC）中访存模块的漏电功耗，在分析访存行为的基础上，提出了一种基于独占式访存调度的电源门控方法。该方法根据访存模......
随着集成电路工艺进入纳米时代,VLSI漏电功耗迅速增加,增加了实时功耗管理系统的面积开销.为了大幅度减小反向衬底偏置(RBB)控制管......
随着工艺的发展,功耗成为大规模集成电路设计领域中一个关键性问题.降低电源电压是减少电路动态功耗的一种十分有效的方法,但为了......
动态频率和电压调整、时钟门控以及“低功耗模式”是目前用以降低芯片和微控制器功耗的一些方法，更加新的方法正在完成之中。......
全球最大的专业集成电路制造服务公司台积电（TSMC）1月6日宣布，客户美商巨积公司（LSICorporation）使用TSMC65纳米低功耗工艺的降低功耗（Po......
在集成电路静态老化测试中,对被测电路持续施加特殊的固定测试矢量,使被测电路产生较大的漏电功耗,有利于其早期失效的发生,获得更......
处理器是现代各种计算机设备的核心,一直以来高性能通用处理器的发展代表和反映了集成电路业芯片设计的最高水平。随着集成电路进......
随着工艺的发展,为保证电路的性能和噪声容限必须降低阈值电压,这将导致漏电流呈指数增长,漏电功耗因而将逐渐超过动态功耗占据主......
在近些年里,计算机处理器设计的发展是非常迅速的。其中一个明显的特征就是,随着工艺水平的提高,处理器的规模越来越大,性能越来越......
