论文部分内容阅读
半导体技术的进步使得在单个芯片上集成数以百万计的门电路成为可能,在单个芯片上实现的包含一个印制板上所有电路的系统称作片上系统(SoC,System On a Chip).为了缩短SoC的设计周期,具有独立知识产权的可复用的集成电路模块(IP,Intellectual Property)技术在芯片设计中得到了空前的发展.本论文首先介绍了集成电路设计中IP核的基本概念和设计方法以及M8051 IP软核--高性能的八位微控制器(MCU,Micro Control Unit)IP核,然后结合视频字符叠加器片上系统(CAV_SoC,Character-Added on the Video signal)的设计要求,阐述了对M8051IP核的改进设计和重应用研究.本论文重点研究M805l IP核的改进设计.提出了增加I<2>C主控制器模块来增强访问MCU的灵活性与便捷性;文中还针对M8051 IP核在视频字符叠加器CAV_SoC上的外围接口的应用环境,将216个信号引脚复用为标准的8051单片机的40引脚标准结构.至此,改进后的M8051 IP核简称为IM8051 IP软核.然后对IM8051 IP核进行了可测性设计(DFT,Design for testability)研究,提出了在LBIST内建自测试结构基础上结合边界扫描和插入适当的扫描测试点的总体DFT方案,旨在用一定的测试开销换来更有复用价值的IM8051 IP核.论文最后对IM8051 IP软核的重应用稍作研究.IM8051 IP软核经仿真,验证和综合后,达到了预定的CAV_SoC集成的要求和功能.第三章的综合结论为:IM8051 IP软核的运行频率可达到33MHZ,平均指令周期为120ns,综合的逻辑门数约为5036个cell,并附有逻辑综合策略、综合脚本和综合结果.第四章给出了IM8051 IP软核的可测性设计故障模拟的初步结论:IM8051 IP软核的故障覆盖率约为90.5﹪,测试面积开销约为10.5﹪.总之,随着SoC技术和IP技术的迅猛发展,IC(Integrated Circuit)设计工程师们将会更多的应用IP核设计和重应用技术,并推动IP技术继续向前发展.本论文研究M805l IP软核的改进设计也算是为此做出的一点点探索.