随着移动通信技术的不断发展,移动通信能够支持更大的带宽、更复杂的信号,同时频带内信号密集度更大,甚至有时需要利用多个不连续且位置、带宽不固定的空白频谱以支持高速率的数据传输。而信道化技术具有大瞬时接收带宽、实时信号接收、高频率分辨率、可以分离时域重叠而频域不重叠的信号的特点,非常适用于该种场景下的信号接收。但同时信道化技术也面临着一些问题,例如固定的信道划分方式难以适应复杂多变的场景,以及信道数大幅度增加导致资源消耗巨大。针对前者,论文采用子信道中心频点及带宽的实时可调的动态信道化技术,并且在硬件平台实现了可实时配置子信道个数的动态信道化模块,从而获得更灵活的子信道划分。针对后者,论文在算法设计时采用基于加权叠加（Weighted Over Lap-Add,WOLA）的高效结构,并且对算法进行简化和改进,从而降低运算量。论文工作主要包括以下几点:1)研究并设计了基于分析-综合滤波器组的动态信道化技术:基于WOLA的高效结构解除了通道个数和抽取/内插因子之间的整数倍限制条件,与并行数字下变频（Digital Down Converter,DDC）结构和基于多相滤波的高效结构相比,该结构可以在减少运算量的同时获得更高的灵活性;基于自相关积累的门限更新检测算法可以提高低信噪比下或噪声能量变化时的检测正确率。2)针对硬件实现平台特性对算法进行了改进:将抽取移至混频和滤波之前、将内插移至混频和滤波之后,使用循环移位的方式替代混频运算,采用递推方式进行自相关积累运算,降低硬件实现的复杂度和资源消耗。3)将动态信道化模块封装成易于复用的IP（Intellectual Property,知识产权）核,支持采样率、子信道个数以及抽取/内插因子的在线动态配置,其最大子信道个数仅受限于芯片资源,因而能够适应多种不同的应用需求。论文以Xilinx Zynq XC7Z100为实现平台进行了IP核的封装与测试,在该芯片上IP核可以处理最高102.4MHz采样率的宽带信号,可支持最多128路的信道分离和16路的信道合成。