论文部分内容阅读
本文分析并提出一种功率管栅极的驱动电路，在分析电路的延迟、死区时间控制、栅极电荷充电以及EMI辐射的前提下，对电路进行了优化设计。该电路在最小化延迟、死区时间控制、降低EMI辐射以及芯片面积之间实现较好的折中，并提供Level_shift和8ns的死区时间。
一种功率管栅极驱动电路的分析和设计
【摘 要】
：
本文分析并提出一种功率管栅极的驱动电路，在分析电路的延迟、死区时间控制、栅极电荷充电以及EMI辐射的前提下，对电路进行了优化设计。该电路在最小化延迟、死区时间控制、降低EMI辐射以及芯片面积之间实现较好的折中，并提供Level_shift和8ns的死区时间。
【机 构】
：
电子科技大学 电子薄膜与集成器件国家重点实验室 成都 610054
【出 处】
：
2009四川省电子学会半导体与集成技术专委会学术年会
【发表日期】
：
2009年3期
其他文献
本文阐述了浮栅EEPROM存储单元的工作原理以及SMIC工艺下提供的EEPROM 标准存储单元阵列的组成结构特点以及工作条件，并分析了标准单元中的哑单元(DUMMY)放置方式以及DUMMY单元在存储阵列中的功能。
本文简要分析了衬底噪声的基本机理，及其对混合信号电路的影响;主要研究了轻掺杂衬底噪声效应，根据模拟结果分析得出影响轻掺杂衬底噪声的几种因素(浓度、保护环)，及这些因素的变化对衬底噪声的所产生的影响，并提出了轻掺杂衬底噪声效应的物理模型。
本文采用CMOS工艺设计了一种在开关电源的振荡器中应用的周期性产生频率抖动的电路，此频率抖动技术主要减小电磁干扰对振荡器频率的影响。振荡器是采用两个复用比较器，产生方波信号输出。其中的频率抖动电路是通过计数器来控制，对振荡器中电容充电的电流大小周期性的控制，实现了振荡器的刷期频率抖动，本设计中振荡器频率围绕中心频率产生±7％的抖动，此技术可以对开关电源中EMI进行有效的抑制。
三角函数运算在现代工程中有着广泛的应用，结合近年的研究成果，本文讲述了基于CORDIC算法计算三角函数的硬件结构实现，并运用FPGA技术验证其实现。结果表明，基于CORDIC算法的硬件结构容易实现，具有良好的运算精度，且运算精度容易调整，因此具有实际的工程意义。
现在FPGA器件的容量越来越大，在FPGA设计中，人们关注的往往不是器件资源的消耗，而是设计的时序足否收敛。本文介绍了大规模FPGA设计中FPGA设计中加速时序收敛的方法，应用这些方法使开源CPU OR1200的最高频率提升了23.7％。
本文提出了一种基于开关电容技术的 MEMS微加速度计读出电路的设计方案。这种电路结构将变化的电容信号转化为电压信号，实现了差分式电容微加速度计的信号读出。另外，设计了高增益低噪声的前置放大器，并针对低噪声的要求，进行了噪声特性分析，提出了减小噪声的措施。这种读出电路可以完全消除寄生电容的影响并且不需要复杂的驱动电路，其输出能够直接被A/D转换器数字化而不需要抗混叠滤波。作为一种数据采样技术，特别适
通过分析无电容前馈放大器小信号模型，提出了设计超高带宽、高增益、大电容负载的无电容前馈补偿放大器的步骤和方法，同时分析了面积、功耗和阶跃响应建立时间的影响因素和优化方向。基于0.35μmCMOS工艺设计无电容前馈放大器。仿真结果表明，该电路在3.3V 电源电雎下具有83dB直流开环增益，IGHz单位增益带宽，驱动2*8pF电容负载，建立时间1.5ns，相位裕度78°。
本文介绍了CAN的原理与通信机制，研究了CAN节点的FPGA实现方法，给出了详细的设计步骤、硬件及软件实现。对CAN节点设计的难点：多节点仲裁机制和验收滤波报文进行了详细的设计介绍说明，并给出实际的方案，通过验证电路及CAN网络搭建，验证了节点功能的实用性和可靠性。
本文设计的是一款嵌入到FPGA的乘法器，该乘法器能够满足两个18比特有符号或17比特无符号数的乘法运算。该设计基于改进的布斯算法，提出了一种新的布斯译码和部分积结构，并对9-2压缩树和超前进位加法器进行了优化。该乘祛器采用TSMC0.18μm CMOS工艺，其关键路径延迟为3.46ns。